안녕하세요?
D3-G 보드의 코어 중 하나인 cortex-R5를 사용하려고
github에 있는 D3-R5를 다운로드 받아 컴파일해서 구웠습니다.
그런데, 만들어서 배포해주신 이미지와 달리
github의 코드를 빌드해서 사용할 때, uart 출력이 되지 않습니다.
어떻게 하면 uart 출력이 되게 할 수 있을지 조언 부탁드립니다.
감사합니다.
안녕하세요. TOPST 매니저입니다.
혹시 uart통신을 위한 세팅값으로
BPS : 115200 / Hardware Flow Control : None 으로 세팅하셨을까요?
터미널 연결하신 후에 보드도 재부팅 과정도 한번 부탁드리겠습니다.
답변 감사합니다.
저희가 안되는 부분을 조금 더 상세하게 말씀을 드리면
- 설정은 말씀하신대로 되어 있는 상태입니다.
- 동일한 조건에서 D3-R5의 제공받은 바이너리를 구워서 사용했을 때는 문제 없이 UART에 메시지가 나옵니다.
- 그런데 몇 군데 소스코드 수정을 해서 사용을 하려고
GitHub - topst-development/D3G-R5: D3G-R5 for TOPST SBC 에 있는 소스코드를 다운로드 받아서
이미지 파일로 만들어 실행시켰더니 uart가 먹통이 되어 아무것도 나오지 않는 상태입니다.
- 결국, tera-term에서의 설정을 동일한 상태에서 바이너리만 교체하니 UART가 동작을 하지 않습니다.
어느 부분을 손을 봐야 uart로 출력이 되는지 알고 싶습니다.
안녕하세요.
저희가 올린 소스를 먼저 테스트해보고 다시 말씀드리겠습니다.
혹시 보드 앞면의 SNOR 메모리와 보드 뒷편 boot 모드로 register가 이동되어 있을까요?
네, 감사합니다.
처음부터 저희가 가지고 있던 보드가 그렇게 되어 있는 상태였습니다.
다른 분이 올리신 글 보고 D3-G가 모두 같은 모델인 줄 알고 납땜으로 모드 변경을 해야 하는 줄 알았습니다.
테스트 해주실 때 pwm 제어 부분도 가능한지 확인드려도 될까요?
pdm_test 소스코드에서 변경을 해봐도 동작 반응이 없어서 이것도 요청 드리고 싶습니다.
감사합니다.
넵 알겠습니다.
혹시 pwm 테스트는 A72 환경에서 테스트하고 싶으신 것일까요
안녕하세요, test 결과 알려드립니다.
- maincore에 이미지를 --low-format으로 초기화 후 r5이미지만 올려 테스트
- maincore에 image가 있는 상태에서 r5이미지를 올려 테스트
결과: GPIO 12번핀 pwm제어 성공
생성된 r5_fw.rom은 반드시 tcc8050_snor.cs.rom으로 만들고 tcc8050_snor.cs.rom을 보드로 flash해야합니다.
maincore에서 GPIO12번 포트를 아직 활성화 하지않아 괜찮겠지만, 활성화할 경우 충돌 가능성이 있기에 devicetree에서 pwm_64는 status를 disable로 처리 후 사용 부탁드립니다.
감사합니다.
네, 감사합니다.
그렇다면 현재는 12번 포트가 활성화 되지 않아서 괜찮지만
앞으로 maincore 이미지가 update되면 충돌할 가능성이 생긴다는 말씀이시죠?
확인해보겠습니다.
넵, maincore에서 해당 gpio를 export 할 경우 충돌이 생길 것으로 예상합니다.
따라서 위험 요소를 줄이기 위해 빌드 시 devicetree에서 status를 disable로 수정하고 사용하시길 권장 드립니다 
감사합니다.
1 Like
한가지 추가로 궁금한 것을 여쭤보자면
maincore 이미지를 모두 삭제해야 가능한건가요?
R5 코어는 개별적으로 RTOS가 올라가 있으니
그 코어를 모니터링 할 수 있는 serial port로 확인해서 동작을 시켜보면 무슨 문제가 발생할까요?
현재는 maincore의 GPIO 12번과 충돌을 할 수 있는 상태도 아니니까요.
maincore 이미지와 관련없이 r5 코어를 serial port로 모니터링하시면 문제 발생하지 않습니다!
d3-g의 모든 hardware 핀들이 maincore에 할당되어있어, r5에서 사용 시 주의해주시면 될 것 같습니다.
감사합니다.
네, 알겠습니다.
답변 감사드립니다. ^^